TSMC lặng lẽ cải thiện các tiến trình chip 7nm và 5nm của mình

Theo các báo cáo gần đây, TSMC đã âm thầm giới thiệu một phiên bản nâng cao hiệu suất của các quy trình sản xuất 7V DUV (N7) và 5nm EUV (N5). Các công nghệ N7P và N5P của công ty dành cho những khách hàng cần thiết kế 7nm để chạy nhanh hơn hoặc tiêu thụ ít năng lượng hơn.

Quy trình N7P mới của TSMC sử dụng các quy tắc thiết kế tương tự như N7 để tối ưu hóa giao diện người dùng (FEOL) và tầm trung (MOL). Điều này có thể tăng hiệu suất 7% ở cùng công suất hoặc tiêu thụ điện năng thấp hơn 10% ở cùng tần số. TSMC lần đầu tiên tiết lộ thông tin liên quan tại hội thảo VLSI được tổ chức tại Nhật Bản năm nay. Tuy nhiên, công ty chất bán dẫn Đài Loan này vẫn chưa tiết lộ chi tiết về những cải tiến này.

N7P sử dụng kỹ thuật in khắc cực tím sâu (DUV) đã được chứng minh để giảm mật độ bóng bán dẫn so với N7. N7P sử dụng kỹ thuật in khắc cực tím sâu (DUV) đã được chứng minh và không cung cấp bất kỳ cải tiến mật độ bóng bán dẫn nào so với N7. Những khách hàng TSMC cần mật độ bóng bán dẫn cao hơn khoảng 18% đến 20% dự kiến sử dụng các công nghệ xử lý N7+ và N6 sử dụng kỹ thuật in khắc cực tím (EUV) cho nhiều lớp.

Mặc dù cả N7 và N6 là các tiến trình sẽ được sử dụng trong nhiều năm tới, quy trình chính tiếp theo của TSMC với mật độ, công suất và hiệu suất được cải tiến đáng kể là N5 (5nm). Nó cũng có một phiên bản nâng cao hiệu suất được gọi là N5P. Công nghệ này cũng sẽ có tính năng tối ưu hóa FEOL và MOL để giúp chip chạy nhanh hơn 7% ở cùng công suất hoặc giảm mức tiêu thụ 15% ở cùng một tần số.