Trang chủTin công nghệ
Tiến trình 2nm của TSMC : Hiệu suất vượt trội, giảm tiêu thụ điện năng tới 35%
Tiến trình 2nm của TSMC : Hiệu suất vượt trội, giảm tiêu thụ điện năng tới 35%

Tiến trình 2nm của TSMC : Hiệu suất vượt trội, giảm tiêu thụ điện năng tới 35%

Tiến trình 2nm của TSMC : Hiệu suất vượt trội, giảm tiêu thụ điện năng tới 35%

Hải Anh, Tác giả Sforum - Trang tin công nghệ mới nhất
Hải Anh
Ngày đăng: 18/12/2024-Cập nhật: 18/12/2024
gg news

Tại IEDM 2024, TSMC giới thiệu công nghệ 2nm mới, giảm 35% tiêu thụ điện năng và tăng 15% hiệu suất so với 3nm nhờ công nghệ GAA và cải tiến mật độ SRAM lên tới 38Mb/mm².

TSMC đã chính thức công bố chi tiết về tiến trình công nghệ 2nm bao gồm các thông số kỹ thuật và hiệu suất ấn tượng: so với tiến trình 3nm, mật độ bóng bán dẫn tăng 15%, hiệu suất cải thiện 15% ở cùng mức tiêu thụ điện năng, và khi hiệu suất giữ nguyên mức tiêu thụ điện năng giảm từ 24% đến 35%. Đây là lần đầu tiên TSMC áp dụng công nghệ bóng bán dẫn GAA (Gate-All-Around) dạng nano lá giúp tối ưu hóa độ rộng kênh và cân bằng giữa hiệu suất và hiệu quả năng lượng.

Tiến trình 2nm của TSMC : Hiệu suất vượt trội, giảm tiêu thụ điện năng tới 35%
TSMC đã chính thức công bố chi tiết về tiến trình công nghệ 2nm, bao gồm các thông số kỹ thuật và hiệu suất ấn tượng

Quy trình mới còn kết hợp công nghệ NanoFlex DTCO, một kỹ thuật tối ưu hóa thiết kế liên kết, cho phép phát triển các đơn vị thấp hơn, tiết kiệm năng lượng hơn hoặc có hiệu năng cao hơn. TSMC 2nm cũng tích hợp thế hệ thứ ba của các cặp cực N-type và P-type, hỗ trợ 6 mức điện áp ngưỡng (6-Vt) trong khoảng 200mV. Nhờ những cải tiến này, tốc độ I/CV của bóng bán dẫn nanolá N-type và P-type tăng lần lượt 70% và 110%. 

Tiến trình 2nm của TSMC : Hiệu suất vượt trội, giảm tiêu thụ điện năng tới 35%
Công nghệ transistor N2 NanoFlex HD của TSMC cho tốc độ nhanh hơn 14-15% so với N3E ở cùng mức điện năng, đồng thời tiết kiệm điện năng từ 24% đến 35%

So với bóng bán dẫn FinFET truyền thống, công nghệ nano lá mới của TSMC ở mức điện áp thấp 0.5-0.6V có khả năng cải thiện đáng kể hiệu suất năng lượng, tăng tần số hoạt động lên khoảng 20%, và giảm tiêu thụ điện năng ở chế độ chờ khoảng 75%. Mật độ SRAM cũng đạt kỷ lục mới, khoảng 38Mb/mm². TSMC còn áp dụng quy trình MOL (Middle of Line) và BEOL (Back End of Line) mới, giúp giảm 20% điện trở, cải thiện hơn nữa hiệu suất năng lượng.

Tiến trình 2nm của TSMC : Hiệu suất vượt trội, giảm tiêu thụ điện năng tới 35%
Biểu đồ thể hiện mật độ macro SRAM (Static Random-Access Memory) tăng dần theo tiến trình sản xuất chip, từ 7nm đến 2nm của TSMC. Quy trình 2nm (N2) đạt mật độ SRAM cao nhất, khoảng 38Mb/mm²

Đáng chú ý, lớp kim loại đầu tiên (M1) hiện có thể hoàn thành với một bước khắc (1P1E) và một lần chiếu sáng EUV, giúp giảm đáng kể độ phức tạp của quy trình và số lượng mặt nạ quang học. Đối với các ứng dụng tính toán hiệu suất cao, TSMC 2nm còn tích hợp tụ điện SHP-MiM siêu cao với dung lượng khoảng 200fF/mm², cho phép hoạt động ở tần số cao hơn.

TSMC cho biết, kể từ tiến trình 28nm, sau 6 thế hệ cải tiến, hiệu suất năng lượng trên mỗi đơn vị diện tích đã tăng hơn 140 lần!

Nguồn: zol

Xem thêm: Samsung sẽ thuê TSMC sản xuất chip Exynos?

Xin mời các bạn độc giả tham khảo danh sách những chiếc điện thoại với cấu hình cao cấp, đang được bán tại CellphoneS với mức giá hết sức hợp lý nhé!

[Product_Listing categoryid="3" propertyid="" customlink="https://cellphones.com.vn/mobile.html" title="Danh sách điện thoại đang được quan tâm nhiều tại CellphoneS"]

danh-gia-bai-viet
(0 lượt đánh giá - 5/5)

Mình là Hải Anh, mình đã có nhiều năm theo dõi và trải nghiệm các sản phẩm công nghệ. Hy vọng chia sẻ được sự hứng thú này với mọi người!

Bình luận (0)

sforum facebook group logo