TSMC giới thiệu chi tiết về quy trình sản xuất chip 3nm mới, có tới 250 triệu transistor/mm2

Mới đây, TSMC đã chính thức tiết lộ chi tiết về quy trình 3nm mới nhất của mình. Mật độ bóng bán dẫn (transistor) của nó tạo ra một kỷ lục mới, 250 triệu transistor/mm².

Để so sánh, Kirin 990 5G với quy trình EUV 7nm có kích thước 113.31mm², số bóng bán dẫn là 10.3 tỷ, trung bình 90 triệu transistor/mm². Như vậy, mật độ bóng bán dẫn quá trình 3nm gấp gần 3 lần so với quy trình 7nm.

Về mặt cải thiện hiệu suất, chip TSMC 5nm có hiệu suất cao hơn 10% - 15% so với 7nm và mức tiêu thụ năng lượng giảm 25% - 30%. Tuy nhiên, hiệu suất 3nm cao hơn 5% so với 5nm và mức tiêu thụ năng lượng giảm thêm 15%.

Về mật độ, TSMC cho biết chip 3nm có mật độ transistors tăng 1.7 lần so với quy trình 5nm. Theo WikiChip, 3nm nên cung cấp mật độ transistors ở mức dưới 300 triệu bóng bán dẫn trên mỗi milimet vuông.

Ngoài ra, TSMC cho biết việc phát triển quy trình 3nm phù hợp với lịch trình ban đầu mà hãng đã công bố. Theo Giám đốc điều hành của TSMC, CC Wei, TSMC sẽ bắt đầu sản xuất thử nghiệm chip 3nm vào năm 2021. Việc sản xuất hàng loạt sẽ bắt đầu vào nửa cuối năm 2022.

Về công nghệ, TSMC đã đánh giá các lựa chọn khác nhau và tin rằng quy trình FinFET hiện tại tốt hơn về chi phí và hiệu quả năng lượng. Do đó, chip 3nm đầu tiên vẫn sẽ sử dụng công nghệ bóng bán dẫn FinFET.

Tuy nhiên, Samsung, một đối thủ cũ của TSMC, đang đặt cược vào chip 3nm để lật lại thế cờ, vượt mặt TSMC. Do đó, sự tiến bộ và lựa chọn công nghệ của Samsung là rất triệt để. Samsung đã phát triển quy trình 3nm dựa trên công nghệ GAAFET (Gate All Quanh Trans-Field Transitor), một bước kế thừa của công nghệ FinFET hiện nay.